SPARC CPU アーキテクチャの歴史

[RetroBytes] は、SPARC プロセッサ アーキテクチャの興味深い歴史をうまく紹介しています。 SPARC (Scalable Processor Architecture) は、1980 年代から 1990 年代にかけて商業的に最も成功した RISC プロセッサの一部を定義しました。 SPARC は当初、Sun Microsystems によって開発されました。私たちの多くは SPARC を連想しますが、ほとんどのコンピュータ アーキテクチャは 1 つの企業によって管理されていますが、SPARC は数十の企業によって支持されていました。 SPARC の歴史は、単なる Sun の歴史ではありません。

縮小命令セット コンピュータ (RISC) 設計は、より多くのより複雑な命令で構成される ISA に基づく複雑命令セット コンピュータ (CISC) よりも、限られた数の単純な命令を実行する命令セット アーキテクチャ (ISA) に基づいています。 RISC がより単純な命令を利用する場合、通常、CISC コンピュータでは複雑な命令が少ない場合と同じタスクを完了するために、これらの単純な命令のより長いシーケンスが必要になります。 トレードオフとして、単純な (より効率的な) RISC 命令は、通常、より高速に (より高いクロック レートで) 実行され、高度にパイプライン化された方法で実行されます。 現代の ISA の戦いの概要は、CISC の時代が本質的にどのように終わったかを示しています。

IBM は RISC プロセッサの概念を検討した最初のプレーヤーである可能性がありますが、2 つの異なる大学グループによる研究の方がより注目されており、したがっておそらくより影響力があったと考えられます。 スタンフォード グループは MIPS として商用化され、バークレー RISC は SPARC として商用化されました。

SPARC の最初の 2 つのバージョンである SPARC バージョン 7 および 8 は、32 ビット アーキテクチャでした。 SPARC バージョン 9 への進化では、64 ビットまで飛躍しましたが、下位互換性は維持されました。 64 ビット レジスタを備えていますが、従来の 32 ビット命令は以前のバージョンと同様に動作しました。 少数の新しい 64 ビット命令のみが必要で、それらは自動的に上位 32 ビットを使用しました。 SPARC バージョン 9 のその他の進歩では、既存のコードからの知識を活用してパフォーマンスの向上を確認しました。 これには、キャッシュのプリフェッチ、データの不整列の処理、分岐を減らすための条件付き移動が含まれます。 SPARC バージョン 9 のその他の主要な改善により、OS のパフォーマンスが向上しました。 これらには、命令特権、レジスタ特権、および複数のトラップ レベルが含まれます。

SPARC バージョン 9 の改良点は SPARC International によって定義されました。SPARC International のメンバーには、Sun Microsystems、富士通、Texas Instruments、Cray、Ross などが含まれます。 Sun は SPARC International の重要な部分を占めていましたが、単独で事業を進めたわけではありません。

SPARC バージョン 9 以降、進歩は主にマルチプロセッシングに焦点を当てており、富士通は依然として SPARC ベースのメインフレームを製造しています。 SPARC もオープンかつロイヤリティフリーとなり、組み込みコンピューティングに足場を築きました。 安価な FPGA 上に SPARC プロセッサを合成した企業もあります。